Поднимаем UVM - Universal Verification Methodology для FPGA проектов
LUT-привет! Сегодня на колаб стриме мы будем разбираться с универсальной методологией верификации, более известной как #UVM. -- Гайд для начинающих по UMV от ведущего стрима https://fpga-systems.ru/publ/jazyki/systemverilog/uvm_test_tablicy_sin_cos/13-1-0-120 - строго рекомендуется к ознакомлению -- Открыта регистрация на конференцию #FPGA разработчиков FPGA-Systems 2021.1 https://fpga-systems.ru/conference/2021-1/index.html Участие бесплатное -- 0:00 Приветствие 1:50 Про конференцию FPGA-Systems 2021.1 https://fpga-systems.ru/conference/2021-1/index.html 4:20 Ведущий. коротко о себе и опыте в UVM 7:12 Что такое UVM? 11:00 Просто перемотайте к следующей отметке 23:15 Возвращаемся 25:40 Написанное ранее Виталием руководство по UVM https://fpga-systems.ru/publ/jazyki/systemverilog/uvm_test_tablicy_sin_cos/13-1-0-120 29:15 Рекомендуемая литература 37:00 Начинаем проект с нуля 43:50 Описываем интерфейс на systemverilog 48:19 Подключаем тестируемый VHDL модуль в тестбенч, используя интерфейс 55:05 Начинаем добавлять UVM компоненты (uvm_config_tb) 1:05:20 Добавляем uvm_test 1:18:20 Обсуждаем uvm_phase и build phase 1:28:10 Делаем транзакции (uvm_sequence_item, uvm_transaction) 1:37:00 Описываем драйвер (uvm_driver) 1:55:43 Пишем агент (uvm_agent) 2:20:10 Создаем генератор воздействий (uvm_sequence) 2:27:30 Дописываем и запускаем тест 2:45:23 Получаем синус и косинус 2:47:12 Окончание стрима и послесловие -- Подписывайтесь на канал и присоединяйтесь к комьюнити FPGA/ПЛИС разработчиков https://fpga-systems.ru? -- Каждую субботу в 8 вечера? по МСК #FPGA? стримы, расскажи друзьям -- Поддержка стрима https://www.donationalerts.com/r/fpgasystems -- Поддержка проекта https://yoomoney.ru/to/4100110847722369 -- Телеграм https://t.me/fpgasystems -- Сайт проекта https://fpga-systems.ru/ -- Сотрудничество и услуги https://fpga-systems.ru/services -- Ваши предложения и вопросы направляйте на admin@fpga-systems.ru -- Ваша компания может стать спонсором следующего стрима. Каким образом напишите нам на admin@fpga-systems.ru #systemverilog #uvm #fpga
LUT-привет! Сегодня на колаб стриме мы будем разбираться с универсальной методологией верификации, более известной как #UVM. -- Гайд для начинающих по UMV от ведущего стрима https://fpga-systems.ru/publ/jazyki/systemverilog/uvm_test_tablicy_sin_cos/13-1-0-120 - строго рекомендуется к ознакомлению -- Открыта регистрация на конференцию #FPGA разработчиков FPGA-Systems 2021.1 https://fpga-systems.ru/conference/2021-1/index.html Участие бесплатное -- 0:00 Приветствие 1:50 Про конференцию FPGA-Systems 2021.1 https://fpga-systems.ru/conference/2021-1/index.html 4:20 Ведущий. коротко о себе и опыте в UVM 7:12 Что такое UVM? 11:00 Просто перемотайте к следующей отметке 23:15 Возвращаемся 25:40 Написанное ранее Виталием руководство по UVM https://fpga-systems.ru/publ/jazyki/systemverilog/uvm_test_tablicy_sin_cos/13-1-0-120 29:15 Рекомендуемая литература 37:00 Начинаем проект с нуля 43:50 Описываем интерфейс на systemverilog 48:19 Подключаем тестируемый VHDL модуль в тестбенч, используя интерфейс 55:05 Начинаем добавлять UVM компоненты (uvm_config_tb) 1:05:20 Добавляем uvm_test 1:18:20 Обсуждаем uvm_phase и build phase 1:28:10 Делаем транзакции (uvm_sequence_item, uvm_transaction) 1:37:00 Описываем драйвер (uvm_driver) 1:55:43 Пишем агент (uvm_agent) 2:20:10 Создаем генератор воздействий (uvm_sequence) 2:27:30 Дописываем и запускаем тест 2:45:23 Получаем синус и косинус 2:47:12 Окончание стрима и послесловие -- Подписывайтесь на канал и присоединяйтесь к комьюнити FPGA/ПЛИС разработчиков https://fpga-systems.ru? -- Каждую субботу в 8 вечера? по МСК #FPGA? стримы, расскажи друзьям -- Поддержка стрима https://www.donationalerts.com/r/fpgasystems -- Поддержка проекта https://yoomoney.ru/to/4100110847722369 -- Телеграм https://t.me/fpgasystems -- Сайт проекта https://fpga-systems.ru/ -- Сотрудничество и услуги https://fpga-systems.ru/services -- Ваши предложения и вопросы направляйте на admin@fpga-systems.ru -- Ваша компания может стать спонсором следующего стрима. Каким образом напишите нам на admin@fpga-systems.ru #systemverilog #uvm #fpga