Gate Level FPGA :: основы проектирования цифровых устройств
ПЛИСкульт привет! А не хотите ли вспомнить, как выглядят комбинационные и синхронные схемы на уровне базовых логических элементов? Вспомнить как устроены мультиплексоры, сумматоры, триггеры? -- На этом стриме мы разберем все базовые элементы комбинационной логики и составим из них более сложные компоненты: мультиплексоры и демультиплексоры, шифраторы и дешифраторы, регистры и триггеры. Также попробуем заменить все комбинационные элементы .... обычными мультиплексорами - так, забавы ради и если успеем сделаем реализацию какой нить микросхемы 15x серии из справочника. -- Скидывайте ссылки на схемы для реализации в комментариях -- 0:00 ПЛИСкульт привет 0:50 Об этом стриме - краткое интро 8:00 Обращение к начинающим FPGA разработчикам 11:40 Создаем проект 15:14 Создание элемента И (AND) - VHDL 15:14 Создание элемента НЕ (NOT) - Verilog 30:42 Создание элемента ИЛИ (OR) - VHDL 39:25 Создание элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (XOR) - Verilog 56:41 - Применяем атрибуты и запрещаем оптимизацию - DONT_TOUCH для VHDL и Verilog 1:08:27 Создание элемента ИЛИ-НЕ (NOR) - VHDL 1:19:45 30 Создание элемента И-НЕ (NAND) - Verilog 1:26:30 Создание RS защелки (RS latch) 1:57:22 Нашли ошибку в реализации RS и исправляем ее 2:11:30 Мультиплексор 2 в 1 (mux 2 in 1) - Verilog 2:30:42 Дешифратор 2x4 (decoder 2x4) - общее представление 2:31:45 Трех входовый и-не на Verilog (3 inputs nand) 2:47:00 Приступаем к разработке дешифратора (получился он с инверсным выходом) 3:14:24 Нашли причину инверсного выхода 3:15:06 Создаем элемент трехвходовое И (3 inputs and) 3:16:23 Вносим правки в декодер 3:24:27 Послесловие к стриму и планы на следующие выпуски -- Запишись ко мне на обучение : тренинг центр Xilinx https://plis2.ru -- Приобрести отладку со стрима : Arty 35T https://inline-ctc.ru/xilinx/arty-a35t -- Подписывайтесь на канал и присоединяйтесь к нашему сообществу FPGA/ПЛИС разработчиков https://fpga-systems.ru -- Каждую субботу в 20:00 #FPGA стримы, заходи тут интересно -- Поддержка стрима https://www.donationalerts.com/r/fpgasystems -- Поддержка проекта https://yoomoney.ru/to/4100110847722369 -- Телеграм https://t.me/fpgasystems -- Сайт проекта https://fpga-systems.ru/ -- Сотрудничество и услуги https://fpga-systems.ru/services -- Ваши предложения и вопросы направляйте на admin@fpga-systems.ru
ПЛИСкульт привет! А не хотите ли вспомнить, как выглядят комбинационные и синхронные схемы на уровне базовых логических элементов? Вспомнить как устроены мультиплексоры, сумматоры, триггеры? -- На этом стриме мы разберем все базовые элементы комбинационной логики и составим из них более сложные компоненты: мультиплексоры и демультиплексоры, шифраторы и дешифраторы, регистры и триггеры. Также попробуем заменить все комбинационные элементы .... обычными мультиплексорами - так, забавы ради и если успеем сделаем реализацию какой нить микросхемы 15x серии из справочника. -- Скидывайте ссылки на схемы для реализации в комментариях -- 0:00 ПЛИСкульт привет 0:50 Об этом стриме - краткое интро 8:00 Обращение к начинающим FPGA разработчикам 11:40 Создаем проект 15:14 Создание элемента И (AND) - VHDL 15:14 Создание элемента НЕ (NOT) - Verilog 30:42 Создание элемента ИЛИ (OR) - VHDL 39:25 Создание элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (XOR) - Verilog 56:41 - Применяем атрибуты и запрещаем оптимизацию - DONT_TOUCH для VHDL и Verilog 1:08:27 Создание элемента ИЛИ-НЕ (NOR) - VHDL 1:19:45 30 Создание элемента И-НЕ (NAND) - Verilog 1:26:30 Создание RS защелки (RS latch) 1:57:22 Нашли ошибку в реализации RS и исправляем ее 2:11:30 Мультиплексор 2 в 1 (mux 2 in 1) - Verilog 2:30:42 Дешифратор 2x4 (decoder 2x4) - общее представление 2:31:45 Трех входовый и-не на Verilog (3 inputs nand) 2:47:00 Приступаем к разработке дешифратора (получился он с инверсным выходом) 3:14:24 Нашли причину инверсного выхода 3:15:06 Создаем элемент трехвходовое И (3 inputs and) 3:16:23 Вносим правки в декодер 3:24:27 Послесловие к стриму и планы на следующие выпуски -- Запишись ко мне на обучение : тренинг центр Xilinx https://plis2.ru -- Приобрести отладку со стрима : Arty 35T https://inline-ctc.ru/xilinx/arty-a35t -- Подписывайтесь на канал и присоединяйтесь к нашему сообществу FPGA/ПЛИС разработчиков https://fpga-systems.ru -- Каждую субботу в 20:00 #FPGA стримы, заходи тут интересно -- Поддержка стрима https://www.donationalerts.com/r/fpgasystems -- Поддержка проекта https://yoomoney.ru/to/4100110847722369 -- Телеграм https://t.me/fpgasystems -- Сайт проекта https://fpga-systems.ru/ -- Сотрудничество и услуги https://fpga-systems.ru/services -- Ваши предложения и вопросы направляйте на admin@fpga-systems.ru