EMIO ETH ZYNQ, Пишем RGMII2GMII , Перехватываем трафик - Уроки FPGA /Embedded #21
В этом видео рассмотрим подключение ethernet на zynq через emio, напишем rgmii2gmii конвертер, отладим соединение по убуту с использованием ila и wireshark 00:00 - О чем видео 00:42 - Настраиваем проект 02:25 - Создаем rgmii2gmii переходник 04:00 - Применяем IDDR примитив 06:45 - Применяем BUFR примитив 09:10 - Создаем кросс-клок фифо 11:03 - Пишем логику ресета 11:49 - Настраиваем tx часть rgmi2gmii 15:04 - Добавляем илу для просмотра трафика 15:42 - Делаем удобные интерфейсы для блок дизайна 17:43 - Генерим битстрим 18:32 - Запуск sdk, генерация device tree,u-boot и boot.bin 22:00 - Первый запуск по uart и пинг через убут 22:47 - фиксим failed to set clock rate 23:54 - Второй запуск убута 23:58 - Отлаживаем отсутсвие пинга через илу 24:38 - Смотрим пакет через илу 24:55 - Отлаживаемся через wireshark 25:22 - Фиксим баг и пересобираем rtl 26:06 - Смотрим пинг в иле и wireshark 27:09 - Генерим переходник в deepseek 29:40 - Что еще можно сделать
В этом видео рассмотрим подключение ethernet на zynq через emio, напишем rgmii2gmii конвертер, отладим соединение по убуту с использованием ila и wireshark 00:00 - О чем видео 00:42 - Настраиваем проект 02:25 - Создаем rgmii2gmii переходник 04:00 - Применяем IDDR примитив 06:45 - Применяем BUFR примитив 09:10 - Создаем кросс-клок фифо 11:03 - Пишем логику ресета 11:49 - Настраиваем tx часть rgmi2gmii 15:04 - Добавляем илу для просмотра трафика 15:42 - Делаем удобные интерфейсы для блок дизайна 17:43 - Генерим битстрим 18:32 - Запуск sdk, генерация device tree,u-boot и boot.bin 22:00 - Первый запуск по uart и пинг через убут 22:47 - фиксим failed to set clock rate 23:54 - Второй запуск убута 23:58 - Отлаживаем отсутсвие пинга через илу 24:38 - Смотрим пакет через илу 24:55 - Отлаживаемся через wireshark 25:22 - Фиксим баг и пересобираем rtl 26:06 - Смотрим пинг в иле и wireshark 27:09 - Генерим переходник в deepseek 29:40 - Что еще можно сделать